您现在的位置:首页 >> 技术文章 >> FPGA技术 >> 内容

FPGA代做highspeedlogic★基于FPGA的等精度测频方法

时间:2016-7-18 8:50:43 点击:

  核心提示:matlab代做,FPGA代做,淘宝,专业代做MATLAB、FPGA博士/硕士/本科毕业设计、项目仿真、Coursework、Assignment...

matlab代做FPGA代做淘宝专业代做MATLABFPGA博士/硕士/本科毕业设计项目仿真CourseworkAssignment

1、多周期等精度测频的时序
       

      预置闸门时间产生电路产生预置闸门时间TPTP经同步电路产生与被测信号(fx)同步的实际闸门时间T

   主门与主门在时间T内被同时打开,计数器分别对 fx f0 进行计数。


2、实现

1. 闸门信号与被测信号同步

2. 在闸门信号与被测信号的同步下降沿锁存计数值

3Verilog硬件描述语言

 

/*
 *  Copyright (C) 2009, Electric & Electronic Innovation Center of Sci. & Tech. HUST
 *  All Rights Reserved.
 *  
 *  File name:              mesureFreq.v
 *  File description:       Measure the frequency
 *  Operating environment:  QUARTUS II 8.1,cyclone II EP2C8Q208C8N
 *          
 *  This version:           1.0
 *  Author:                 lwpo2008(lwpo2008@yahoo.com.cn)
 *  Previous Author:        none
 *  Complete date:          2009-08-20
 *  
*/

module mesureFreq (
  
input       fx,
  
input       fbase,
  
input       fgate,
  
output reg[31:0]  fxCnt,
  
output reg[31:0]  fbaseCnt
  );
  
reg   startCnt;
reg[31:0] fxCntTemp,fbaseCntTemp;

always @ (posedge fbase)  begin
  
if(startCnt)
    fbaseCntTemp 
<= fbaseCntTemp + 1;
  
else
    fbaseCntTemp 
<= 32'h00000000;
end

always @ (posedge fx)   begin
  
if(startCnt)
    fxCntTemp 
<= fxCntTemp + 1;
  
else
    fxCntTemp 
<= 32'h00000000;
end

//synchronous fgate
always @ (posedge fx) begin
  
if(fgate) 
    startCnt 
<= 1'b1;
  else
    startCnt 
<= 1'b0;
end

//output
always @ (negedge startCnt) begin
  fxCnt    
<= fxCntTemp;
  fbaseCnt 
<= fbaseCntTemp;
end

endmodule

作者:不详 来源:网络
  • 您是如何找到本站的?
  • 百度搜索
  • Google搜索
  • 查阅资料过程中
  • 论坛发现
  • 百度贴吧发现
  • 朋友介绍
本站最新成功开发工程项目案例
相关评论
发表我的评论
  • 大名:
  • 内容:
  • matlab代做|matlab专业代做|matlab淘宝代做(www.hslogic.com) © 2018 版权所有 All Rights Reserved.
  • Email:highspeed_logic@163.com 站长QQ: 1224848052

    专业代做/代写/承接、MATLAB、SIMULINK、FPGA项目、博士/硕士/本科毕业设计、课题设计、论文,毕业论文,Coursework、Eassy、Assignment