联系QQ：1224848052
FPGA动态可重构数字电路容错系统的研究
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接,assignment,coursework
在介绍FPGA动态可重构技术原理的基础上 ,探讨了该技术在数字电路容错系统中的应用方法和构成原理 ,并针对某心脏起搏器电路系统 ,采用FPGA动态可重构方法进行了系统的容错设计与实验 .结果表明 ,FPGA动态可重构容错系统作为数字电路容错系统设计的新方法 ,和传统的容错系统相比 ,不仅大大节省硬件资源的开销 ,且自适应能力强 ,可靠性高
基于FPGA的空间矢量PWM的实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
本文详述了空间矢量 SVPWM的算法 ,并提出用 FPGA实现 SVPWM的方法 ,最后分析了使用 F P-GA的优点
FPGA动态可重构逻辑设计初探
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
介绍了FPGA动态可重构技术的原理，提出一种采用常规SRAM编程FPGA来实现的动态可重构数字逻辑系统设计的新构想，并以小型时序信号发生器为例讨论了这种系统区别于传统数字逻辑系统的设计特点和应用前景。
基于FPGA的静止补偿器PWM脉冲发生器设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
研制了基于现场可编程门阵列 (FPGA)实现的、用于± 50 0 kvar静止补偿器 (STATCOM)的 PWM脉冲发生器。该脉冲发生器通过接口单元接收 DSP写入的 PWM脉冲宽度数据 ,然后产生 PWM波形 ,其工作不受 DSP影响。同时介绍了脉冲发生器的基本原理、硬件构成和实现方法。该脉冲发生器已应用在工业和试验运行的± 50 0 kvar STATCOM中 ,实际运行经验表明 ,该脉冲发生器精度高、可靠 ,可解决非对称和无功控制不平滑问题 ,而且所研制的脉冲发生器
基于FPGA的电子内窥镜CCD彩色图像采集与显示系统
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
本文介绍了电子内窥镜 CCD图像采集和显示系统的研究与实现 ,并主要论述了以现场可编程门阵列 (FPGA)为系统控制核心的 CCD图像采集和视频显示缓存管理及窗口控制 ,以及基于锁相原理的系统时钟的生成 ,包括同步信号发生电路和高频主时钟电路
采用FPGA实现π/4DQPSK调制器
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
介绍了π/ 4DQPSK的调制原理 ,讨论了它的两种实现方法 .最后采用Altera公司的Flex10K序列EPF10K10LC84 3芯片对π/ 4DQPSK的FPGA实现进行了仿真研究
利用FPGA实现红外焦平面器件的非均匀性校正
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
的非均匀性 ,尽管现在面阵探测器的非均匀性有了很大改进 ,但是非均匀性仍然限制凝视红外系统的探测性能。实用化、实时的非均匀性校正是红外焦平面器件应用的一个关键技术 ,尽管现在已经有很多种基于场景的非均匀性校正方法 ,但是两点校正算法仍然是基础的校正方法 ,有不可替代的价值。两点校正算法的流程简单固定 ,非常适合用FPGA实现。文章介绍了利用FPGA硬件实现焦平面探测器非均匀性的两点校正算法 ,实验达到了预期效果 ,同时也显示了该算法的一些不足之处。
边界扫描结构下的BIST内核及FPGA实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
从国内厂家一个实际的内核电路出发 ,对其进行 BIST插入及边界扫描测试的研究 ;在 VHDL描述的基础上 ,用 FPGA实现设计思想 ,并通过了边界扫描主控机的实际测试运行 ,其过程验证了将边界扫描和 BIST技术应用于 MCM或 PCB板功能测试的可行性。
BCH码译码器的FPGA实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
在通信领域,差错控制技术能有效地改善通信系统的传输性能。作者在本文中探讨了BCH码的译码算法，并用Altera FPGA 实现了BCH(31,21)码的两种硬件译码。一种是串行译码；另一种是并行译码。取得了令人满意的结果。
基于FPGA的数控振荡器设计及其性能分析
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
数控振荡器是各种数字频率合成器和数字信号发生器的核心器件 .应用现场可编程器件进行数控振荡器的设计是一种新的技术 ,设计中提出了一种应用硬件描述语言的数控振荡器设计方案 ,给出了仿真结果 ,仿真结果表明该设计达到了预期要求 .通过对其参数进行分析为进一步设计高性能的数控振荡器指出了方向
数字滤波器的FPGA实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
现场可编程门阵列 (FPGA)在数字系统设计中可用于子系统及外围电路的实现。本文作者介绍了XILINX公司的XC40 0 0系列及其在数字滤波器中的应用
ALTERA FPGA简介及其在LED显示屏控制中的应用
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
高度集成的现场可编程门阵列 ,在数字控制系统设计中 ,可以用编写软件的方法来实现硬件功能。且具有电路简单、应用方便等优点。介绍了 AL TERA公司的FL EX 1 0 K系列芯片及其在 L ED显示屏控制系统中的应用。
基于FPGA的移动通信衰落信道的建模与实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
介绍了一种基于现场可编程逻辑阵列器件 (FPGA)的中频移动通信衰落信道模拟系统设计方案 ,它可以模拟在地面环境下的移动通信传播特性 .该系统可以在实验室条件下评估移动通信终端的性能 .利用FPGA作为数字信号处理平台来实现可调的衰落带宽以及多径延时 .介绍了一个模拟最多三个不同传播路径的典型多径效应模型 ,通过增加相同的单元数目可以实现更多路径的模拟 .该通道衰落模拟系统专为速度达到 1 2
0km/h以及多径时延达到 9μs的移动单元设计
利用FPGA实现数字信号处理
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
本文以FFT、FIR滤波器、自适应信号处理和可再配置计算为例,讨论了现场可编程门阵列(FPGA)器件的DSP典型应用。在具体应用过程中会存在的一些实际问题,如有效字长影响、并行与串行结构的选择和FPGA内部结构对设计的影响等,本文也对此进行了分析。
FPGA中的空间辐射效应及加固技术
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
介绍空间辐射环境对FPGA造成的各种辐射效应及所需要采取的加固措施。不同类型的FPGA中的辐射机理及加固措施有所不同。在基于反熔丝型FPGA中，其辐射效应主要是介质的绝缘击穿，加固措施主要是增加反熔丝厚度，采用三模冗余等技术。在基于SRAM型FPGA中的辐射效应会造成配置失效，加固措施主要是采用监测电路，当配置发生错误时，通过重新配置来恢复系统。
诊断FPGA连线资源单故障的最少编程步数
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
提出了一种诊断基于ＳＲＡＭ的ＦＰＧＡ的连线故障的方法，该方法通过六次编程可把任何ＦＰＧＡ连线资源的单故障定位到最佳精度；同时，证明了六次编程是定位ＦＰＧＡ连线资源单故障所需要的最少步数。
FPGA芯片设计效率的研究
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
为了衡量FPGA的使用效率 ,用FPGA芯片的逻辑门数和管脚数定义的设计空间衡量设计质量 ,并定义了FPGA的设计效率 ,利用此设计效率可以指导多片FPGA芯片的电路划分和电路集成。ABC95阵列机是全部采用FPGA设计的无冲突访问阵列机 ,实验证明 ,用FPGA仿真大规模数字系统是行之有效的 ,采用这些方法对ABC95阵列机的设计是非常有用的。
FPGA在直接转矩控制中的应用
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
本文以用 FPGA实现的异步电动机的直接转矩控制为例 ,介绍了用 FPGA实现控制电路的步骤以及未来这个领域的发展趋势
利用FPGA技术实现数字通信中的交织器和解交织器
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
介绍用FPGA实现数字通信中的交、解交织器的一种比较通用的方案,详细说明了设计中的一些问题及解决办法.还介绍了一种实现FPGA中信号延时的方法.
一种基于FPGA技术的虚拟逻辑分析仪的研究与实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
逻辑分析仪的现状、发展趋势及研制虚拟逻辑分析仪的必要性，论述了基于 ＦＰＧＡ技术的虚拟逻辑分析仪的设计方案及具体实现方法，介绍了其中控制器的设计原理。将先进的ＦＰＧＡ技术引入硬制版的设计中，为研制ＰＣ虚拟仪器提出了一种新思路；充分利用硬件软化的思想，将仪器的诸多功能集成在软件中实现，利用面向对象、窗口等技术，实现了灵活、通用的虚拟仪器面板功能。
用FPGA设计数字式频率计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
采用 Altera公司的 MAX+ PL US 软件设计了一个信号频率测定计 ,将编译的软件利用下载电缆经计算机并口到 FPGA实验仪上进行了硬件仿真检验 .该频率测定计测定频率范围为 1 Hz～ 1 MHz,采用 6位数码管显示 ,可满足测量精度要求 .
FPGA作为协处理器在实时系统中的应用
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
通过对实时系统中采用软硬件设计优缺点的比较，提出使用ＦＰＧＡ作为协处理器来提高系统整体性能的观点，并且通过介绍直线提取中的相位编组算法的实现作为具体实例，进一步阐述ＦＰＧＡ作为协处理器的结构特点及设计原则。
用FPGA芯片实现Reed-Solomon编码器
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
RS码广泛应用于卫星通信、移动通信和数据存储等领域中。利用 Xilinx公司的 Foundation and
Alliance Series Software Version2 .1 i集成设计环境完成了 RS编码器原理图输入、功能仿真、布局与布线、时序仿真 ,并用 XC40 0 3EPC84可编程逻辑芯片实现了该电路设计。该电路工作正常 ,符合预定设计目标
一种基于FPGA的神经网络的实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
本文介绍了一种用 FPGA 实现神经网络的方法。它利用 FPGA 器件的可重构计算特性,把BP 算法分成三个执行阶段并顺序配置到 FPGA 中执行。这种方法有效地提高了 FPGA 硬件资源的利用率.
分布式算术及其在FPGA中的实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
介绍了分布式算术的原理以及它在基于LUT的FPGA器件上的实现 ,比较了串行分布式算术和并行分布式算术在面积开销和性能方面的差异。
用FPGA实现数字视频广播系统中的RS编码器
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,承接
Reed- Solomon( RS)码是一种性能优良的线性分组码 ,在同样编码冗余度下 ,RS码具有极强的纠错能力 ,故在数字差错控制领域得到了广泛的应用。本文介绍了用 FPGA(现场可编程门阵列 )器件实现 DVB(数字视频广播 )系统中的 RS编码器 ,分析了其基本原理和实现过程。
