您现在的位置:首页 >> 技术文章 >> FPGA技术 >> 内容

【MATLAB代做|FPGA代做】乒乓处理操作

时间:2018-7-1 1:20:46 点击:

  核心提示:【MATLAB代做|FPGA代做】乒乓处理操作...

    乒乓操作的处理流程为:输入数据流通过输入数据选择单元将数据流等时分配到两个数据缓冲区,数据缓冲模块可以为任何存储模块,比较常用的存储单元为双口 RAM(DPRAM) 、单口 RAM(SPRAM) FIFO等。

    在第一个缓冲周期,将输入的数据流缓存到数据缓冲模块 1;在第 2 个缓冲周期,通过输入数据选择单元的切换,将输入的数据流缓存到数据缓冲模块 2,同时将数据缓冲模块 1缓存的第 1 个周期数据通过输入数据选择单元的选择,送到数据流运算处理模块进行运算处理;在第 3 个缓冲周期通过输入数据选择单元的再次切换,将输入的数据流缓存到数据缓冲模块 1,同时将数据缓冲模块 2缓存的第 2 个周期的数据通过输入数据选择单元切换,送到数据流运算处理模块进行运算处理。如此循环。

    乒乓操作的最大特点是通过输入数据选择单元输出数据选择单元按节拍、相互配合的切换,将经过缓冲的数据流没有停顿地送到数据流运算处理模块进行运算与处理。把乒乓操作模块当做一个整体,站在这个模块的两端看数据,输入数据流和输出数据流都是连续不断的,没有任何停顿,因此非常适合对数据流进行流水线式处理。所以乒乓操作常常应用于流水线式算法,完成数据的无缝缓冲与处理。

    假设A 端口处输入数据流速率为100Mbps,在第1个缓冲周期10ms内,通过输入数据选择单元”,B1到达 DPRAM1B1的数据速率也是100MbpsDPRAM1要在10ms内写入1Mb数据。同理,在第210ms,数据流被切换到DPRAM2,端口B2的数据速率也是100MbpsDPRAM2在第210ms被写入1Mb数据。在第310ms,数据流又切换到 DPRAM1DPRAM1被写入1Mb数据。

    通过乒乓操作实现低速模块处理高速数据的实质是:通过 DPRAM 这种缓存单元实现了数据流的串并转换,并行用数据预处理模块 1” 数据预处理模块 2” 处理分流的数据,是面积与速度互换原则的体现。

    这里,考虑到版本问题,我使用了全verilog进行设计,也就是说,我使用了verilog设计了其中使用的寄存器。实现存储器的功能。

    另外,由于数据处理单元是最后的数据处理模块,这个根据实际情况而定,因此,这里我们只设计数据处理模块之前的所有的模块。

下面简单的对各个模块进行介绍:

tops:即整体的乒乓操作模块;

controller:控制器,即通过产生一个使能信号,控制两个RAM的读写时序。其主要的功能为:

通过产生一个周期性变化的使能信号,使得两个RAM达到如下的功能:

在第一个缓冲周期,将输入的数据流缓存到数据缓冲模块 1;在第 2 个缓冲周期,通过输入数据选择单元的切换,将输入的数据流缓存到数据缓冲模块 2,同时将数据缓冲模块 1缓存的第 1 个周期数据通过输入数据选择单元的选择,送到数据流运算处理模块进行运算处理;在第 3 个缓冲周期通过输入数据选择单元的再次切换,将输入的数据流缓存到数据缓冲模块 1,同时将数据缓冲模块 2缓存的第 2 个周期的数据通过输入数据选择单元切换,送到数据流运算处理模块进行运算处理。如此循环。

 

MUXER:输入选择模块

即根据控制器的输出使能信号,产生控制RAM读写的使能。使得实现写入,读取操作交替工作的过程

RAMer:读写存储器。可以将输入的数据进行保存

通过两个RAM同时工作,实现这么一个过程,即当一个RAM在写的时候,另外一个RAM进行读取并开始操作。

MUXER2:输出选择模块

即实现RAM输出模块的交替输出功能。

如图4.14所示,本设计中使用的是两片FPGA内部的RAM来作为仿真的时候的存储器,作为乒乓处理的硬件平台。乒乓机制工作流程如图4.15所示,大致描述如下:当系统开始工作后,先将超声算法处理后的数据通过FPGA控制逻辑存储到输入“数据流选择单元”中,“数据流选择单元” 会将数据等时分配到两个数据缓冲RAMA口与RAMB口去。在第一个缓冲周期,将输入的数据流缓存到“数据缓冲RAMA口”中,缓存的过程中,数据缓冲RAMA口处于写结束的状态,在第二个缓冲周期,通过输入数据选择单元切换,将输入的数据同步缓存到数据缓冲RAMB’’中,继续存储超声算法处理后的数据,同时将数据缓冲RAMA缓存的第一个周期数据通过输出数据选择单元的选择,送到数据流运算处理模块’’进行处理,同时,“数据缓冲RAMA口”进入可读状态,在第三个缓冲周期通过输入数据选择单元"的再次切换,将输入的数据流缓存到数据缓冲RAMA中,同时将数据缓冲RAMB缓存的第二个周期的数据通过输出数据选择单元的切换,送到数据流运算处理模块进行运算处理,即PCI9056芯片,然后再传输到PowerPC芯片,最终通过以太网接口传给上位机。如此循环,完成数据同步连续不断的传输。

作者:【MATLAB代做|FPGA代做】乒乓处理操作 来源:【MATLAB代做|FPGA代做】乒乓处理操作
  • 您是如何找到本站的?
  • 百度搜索
  • Google搜索
  • 查阅资料过程中
  • 论坛发现
  • 百度贴吧发现
  • 朋友介绍
本站最新成功开发工程项目案例
相关文章
相关评论
发表我的评论
  • 大名:
  • 内容:
  • matlab代做|matlab专业代做|matlab淘宝代做(www.hslogic.com) © 2018 版权所有 All Rights Reserved.
  • Email:highspeed_logic@163.com 站长QQ: 1224848052

    专业代做/代写/承接、MATLAB、SIMULINK、FPGA项目、博士/硕士/本科毕业设计、课题设计、论文,毕业论文,Coursework、Eassy、Assignment