联系QQ：1224848052
基于FPGA的片上多处理器建模方法
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
模拟工具是有效开展片上多处理器结构研究的关键。FPGA天生的并行性使它在模拟片上多处理器时具有较高的模拟性能和高度的可扩放性,成为研究多核处理器体系结构理想的模拟平台。本文研究了基于FPGA的片上多处理器建模方法。主要研究内容和成果包括：(1)研究了处理器的功能模型、性能模型以及原型,提出了一种功能与时序分离的处理器性能模型架构。其中功能部分只完成处理器的动作,不考虑硬件结构和动作的时序。时序部分则模拟处理器微结构,控制处理器动作发生的时序,并驱动功能部分模拟处理器的动作。
基于FPGA的全彩色LED点阵显示屏控制器的设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
为全彩色LED点阵显示屏控制器，提出了一个基于FPGA的软件和硬件结合的控制器实现方案。该控制器主要包括以太网接口模块、FPGA控制模块、DDR缓存模块和LED驱动电路模块。上位机软件将信息源（文字、图像或视频）载入后将其通过网线发送到与其IP地址匹配的控制器。控制器上的以太网芯片将数据以帧形式传送到FPGA控制模块，该模块对接收的数据帧进行解码，并对图像数据进行γ反校正与位分离重组。DDR SDRAM的作用是为FPGA缓存数据。最终，待显示数据和控制信号被送到LED驱动电
基于FPGA的DDS信号发生器的研究
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
近30年来,随着VLSI(超大规模集成电路)、FPGA(现场可编程门阵列)、CPLD(复杂可编程器件)等技术的出现以及对DDS理论的进一步研究,DDS技术得到了飞速的发展。本系统基于VHDL语言,在FPGA芯片以及D/A转换电路、滤波电路、幅度放大电路和功率放大电路的支持下,实现了正弦波、方波和三角波的产生、切换、幅度控制、频率控制和显示。本文首先介绍了DDS技术的发展现状,工作原理,频谱分析和技术特点,并且在此基础上,给出了DDS信号发生器系统整体方案设计：以FPGA芯片
基于FPGA的智能温度控制系统的设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
得了良好的控制效果。同时随着EDA技术的发展,FPGA得到了越来越广泛的应用,采用FPGA设计控制器,不仅使系统的器件数目大大减少,还具有设计灵活、现场可编程、调试简单和体积小等特点。同时基于FPGA的控制器既可以作为单独的控制芯片模块,作为整个控制系统的控制单元模块,又可以将其嵌入到片上可编程系统中。综上所述,本文采用一种基于FPGA的模糊自整定PID控制器的设计方案。在分析PID控制理论和模糊控制理论基本原理的基础上,综合它们的优点,设计了模糊自整定PID控制器。首先给
基于FPGA的图像视觉检测系统的研究
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
算机负荷重等不足。随着微电子技术的迅速发展,将FPGA应用在图像视觉检测系统中已成为一个趋势。本文首先分析了视觉检测系统的现状,设计了基于FPGA为核心的视觉检测系统,对该系统进行模块的划分并实现了Modbus协议的接口,计算机可以通过485总线进行系统中图像传感器的远程配置;同时在该系统上通过Verilog语言设计并实现了低通滤波、LOG算法、Sobel算法的边缘检测和SUSAN算法的角点检测来提取图像特征。为了验证FPGA实现图像处理的效果,本文还采用VB.NET开发语
驱动多FPGA的实时嵌入式操作系统核心技术研究与设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
随着现今FPGA微处理器芯片容量的极大增强，其功能和性能也随之增强，所以由FPGA构成的多处理器系统逐渐受到了业界的青睐。其硬件体系结构一般由多个不同型号的FPGA芯片组成主协处理器，能够满足处理效率高，灵活性好以及扩展能力强等要求，从而能够实现复杂的并行处理和实时控制。随着多FPGA系统架构应用的日益广泛，对于硬件系统之上的所需的软件系统提出了前所未有的挑战，其中，操作系统作为软件系统的核心和支撑，面向多FPGA的实时嵌入式操作系统的研究及其开发，成为多FPGA嵌入式系统
基于FPGA的高速实时数据采集存储系统的设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
中使用到的DDR3SDRAM。在时序控制方面,FPGA芯片具有较高的时钟频率和丰富的硬件资源,能够快速有效的控制复杂的组合逻辑和时序逻辑电路。所以通过将FPGA和DDR3SDRAM相结合的接口时序设计,可以在大容量与高速率的采集存储系统中起到核心控制作用。基于该背景,在深入阅读和理解了FPGA开发流程和DDR3SDRAM的控制原理、存储结构、接口时序等知识后,本文提出了基于Xilinx公司的Spartan6FPGA作为控制核心,Micron公司的DDR3SDRAM作为存储介
面向SRAM型FPGA软错误的可靠性评估与容错算法研究
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
辐射和噪声干扰造成的软错误问题也正在日益拓展的FPGA应用领域中逐步显现出来。增强FPGA芯片及系统容软错误的能力，提高其系统可靠性已经成为FPGA的设计领域面对的重要技术问题。软错误是诸如静态存储单元的存储状态随机发生改变的一种现象。针对软错误效应的可靠性评估与容错防护设计是高可靠FPGA设计的关键技术。传统的针对FPGA的可靠性评估往往需要在流片后利用加速的高能粒子照射获得，但这种方法无益于设计阶段尽早地开展面向软错误的可靠性设计需求。同时，针对当前设计期间FPGA的软
基于以太网的FPGA远程程序升级系统的设计与应用
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
随着FPGA（Field Programmable
GateArray）成本的不断降低，以及FPGA器件性能功耗比的不断提高，FPGA器件逐渐被广泛用于视频监控、移动通信、高速接口转换以及新型显示设备等大容量高速实时数据处理领域。目前主流的两家FPGA芯片厂商，ALTERA和XILINX的FPGA均是基于SRAM工艺，即是指FPGA的配置数据掉电均会丢失，重新上电时，FPGA需要从外部非易失存储器重新加载程序。FPGA的这种工作特性使得设计者可以通过修改非易失存储器内容来升
基于FPGA的便携式超声无损检测仪研制
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
基于SOPC技术的比较完善的可配置系统。本文以FPGA(Field
Programmable Gate Array，现场可编程门阵列)和Nios II为控制核心设计了一套便携式超声波无损检测仪，主要的研究内容包括如下几方面：(1)超声波激励模块的硬件设计。考虑系统的兼容性和便携性，选定多周期方波脉冲作为本系统的超声激励信号；硬件设计融合了开关电源技术和高压功率管驱动技术，减小了模块体积，并使其工作更稳定；(2)采集控制模块的硬件设计。控制核心采用FPGA，极大的减小了电路的
基于ARM与FPGA的嵌入式实时图像处理平台
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
像处理平台方案的基础上，结合ARM核心板特点与FPGA开发技术提出基于ARM与FPGA的嵌入式实时图像处理平台设计方案，引入FPGA实现图像处理平台实时传输处理高分辨率图像并且实现高分辨率图像的大屏幕显示，借助ARM硬件平台首次在图像处理平台中引入嵌入式操作系统，大大简化实时图像处理平台应用开发，为实时图像处理平台开发提供全新思路。文中完成了由ARM主控制模块、FPGA从模块、实时图像采集模块组成的硬件电路设计，采用S3C2440A ARM微处理器控制外围接口与实时图像采集
基于FPGA的网络传输设计与实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
电子电路的设计正逐步摆脱传统的设计模式，采用FPGA代替传统器件设计正成为电路设计发展的主要趋势。FPGA是在CPLD的基础上发展起来的可编程逻辑器件，它一般采用SRAM工艺，具有很高的集成度，其器件密度从数万系统门到数千万系统门不等，可以完成极其复杂的时序与组合逻辑电路功能，非常适合高速、高密度的数字逻辑电路设计。由于FPGA器件集成度高、体积小，可以利用基于计算机的开发平台，实现软硬件结合设计，减小了数字系统设计的硬件规模，缩短了设计开发周期，提高了设计的灵活性和可靠
基于FPGA与DDR2的视频缓存器设计与实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
与之相适应的存储器作为高速海量缓存的载体。因为FPGA能进行现场设计且设计的灵活性强，而DDR2SDRAM有着存储速度快、存储容量大以及价格便宜的优势，所以两者已经被广泛的应用于各个领域，而在视频系统的设计应用中也越来越多的受到了关注。本文主要研究了基于FPGA和DDR2SDRAM的高速视频缓存技术，为高速多通道的存储设计提出了新的思路。在本论文里首先介绍了IPQAM系统的相关研究情况，并对FPGA和DDR2SDRAM工作特性、功能、设计要求逐一阐述，然后通过对Xilinx
NoC多核处理器FPGA开发板的设计与实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
统芯片设计流程中扮演了越来越重要的角色,而基于FPGA的原型验证因其速度快、直接与实际硬件环境相连、价格低廉(相对于硬件仿真器和流片而言)等优点,成为了主流的验证技术之一。另外,单片FGPA的硬件资源并不能满足论文所在课题组设计的基于NoC的多核处理器原型需求。因此,论文在对多FPGA网络结构进行分析的基础上,并结合项目的具体需求,综合考虑多种因素,提出了适合于NoC多核处理器原型芯片的多FPGA全互联网络结构解决方案。最后,完成了NoC多核处理器原型验证平台的FPGA开发
基于FPGA的CAN总线与以太网的网关设计与实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
关实现方法。利用具有高度可编程,可重构性很强的FPGA作为本次网关设计的核心,通过对系统的硬件和软件进行详细的设计,实现了一个基于FPGA的CAN总线与以太网网关的方案。本次系统的设计与实现主要进行了以下几个方面的工作：(1)针对CAN总线与以太网两者之间的协议类型和数据通信方式的区别,提出一种基于FPGA的CAN总线与以太网的网关设计方案。此方案在实现两者通信的基础上,还具有可重构性和灵活性强的特点。(2)根据系统功能需求及FPGA芯片的特点来设计的原理框图,包括：
FPGA在三维谱激电观测系统中的应用
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework更新的观测系统具有重要意义。现场可编程门阵列(FPGA)具有丰富的逻辑资源和可编程特性,适合于复杂的数字系统,可在不改变硬件的条件下更新系统功能,具有低功耗、设计灵活的特点,在电磁法仪器中有广阔的应用前景。基于以上原因,本文设计了适用于三维谱激电的一种基于FPGA的同步波形控制信号产生电路和一种基于FPGA多通道扩展的数据采集系统设计方案。同步波形控制信号产生电路基于内部RAM生成ROM作为波形数据存储空间,提高硬件电路集成度,便于扩展波形；采用GPS模块输出时钟作为
智能PID控制器的FPGA实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
平台下结合传统PID控制进行参数优化,最后利用FPGA搭建硬件平台实现智能PID控制器。径向基(Radial Basis Function,RBF)神经网络在神经网络的大家族里是一名重要成员,属于多层的静态前向网络。利用RBF神经网络整定传统PID控制器参数,二者的优点互补从而可大大改善整个智能PID控制器的性能指标。免疫克隆选择算法该算法具有很强的自学习、自组织能力,可以根据给定并且在稳定的基础上使系统快速反应,是一种适合用于对复杂控制对象的参数进行优化的智能控制算法。利
基于FPGA的混沌加密系统设计与应用研究
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
提高,是对传统加密算法的一种重要补充。本文基于FPGA设计实现了一种安全性较高的数字混沌加密系统,并重点对通信模块、外部存储器模块的软硬件系统进行了详细阐述与实现。研究内容包括：(1)采用随机扰动、分段映射等手段,对传统数字混沌流密码发生系统进行了有效改进。基于FPGA详细讨论了流密码发生器各功能模块的实现,并进行了仿真验证。(2)在通信模块的实现方面,完成了USB芯片和FPGA的接口电路硬件设计,详细介绍了固件程序的编写和驱动程序的创建过程。最后根据芯片的工作方式给出了仿
基于FPGA的雷达信号数字接收处理
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
理A/D芯片对中频信号采样产生的高速数据流,而FPGA的使用给以上问题带来了有效解决方案。本文主要提出了一种基于FPGA的雷达中频数字信号采集接收和检测处理的设计方案。通过对非相参脉冲雷达的中频信号特性的深入分析,重点讨论了针对雷达中频信号的数字化接收方法和检测处理方法,在FPGA中通过VHDL语言描述、原理图设计、资源调用等手段逐一实现了各个算法模块,并结合大量的理论分析和软件仿真,对所提出的设计方案进行了充分的验证。雷达中频信号的数字化接收部分重点研究了中频信号匹配接收
基于FPGA的说话人识别系统设计与实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
探讨,已经出现了很多比较成熟的说话人识别系统。FPGA因其并行处理结构,处理速度块,能满足市场对系统实时性的要求,此外,FPGA采用sram工艺,可以无限编写程序,有利于系统的升级与维护。故本文实现的说话人识别系统采用FPGA作为实现平台。本文首先在深入研究说话人识别理论基础上,设计了一个适合在FPGA上实现的说话人识别系统,并采用Matlab对所设计的基于VQ的说话人识别系统进行了仿真与验证。然后采用各种逻辑设计技巧,完成了说话人识别系统的各个FPGA功能模块的设计,同时
基于FPGA的自动报靶系统的设计与实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
引脚数，针对以上不足，本文设计并实现了一种基于FPGA的自动报靶系统。本文所设计的自动报靶系统中，射击靶上激光器和光电二极管传感器之间形成激光光幕，数据采集处理部分以FPGA为核心，采集物体过靶信号，计算过靶坐标，并无线上传至上位机，上位机采用LabVIEW进行模拟显示。本文首先详细分析了国内外自动报靶系统研究现状和相关产品应用技术，在此基础上完成方案规划和主要技术指标设计，紧接着进行了传感器器件的选型。然后介绍了靶位处的几个模块，主要包括FPGA和无线传输模块。在对比了#
基于FPGA的多通道红外图像实时采集系统 优先出版
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
速率的红外探测器,并且根据不同的数据采集需求,FPGA中功能模块的组成结构可以进行重构。RMCIIA还运用新一代的高速总线—PCI Express总线技术,对3个独立通道的大量图像数据进行高速数据传输,并通过实行"循环优先级"的VC仲裁策略进行流量控制和多通道调度,从而为进一步的多波段红外图像处理和图像融合算法提供实时的、同时的多通道数据流。首先详细描述RMCIIA的系统结构和FPGA内算法功能模块,然后对多通道数据采集所面临的新问题提出设计的解决方案,最后由实验测定系统的
基于FPGA机器视觉的运动目标检测跟踪系统
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
断提高，其实时性、并行性、稳定性都很难满足，而FPGA由于其速度快、开发难度低、可重构性好、成本低等优势，将逐步展现优势，同台竞技。本研究采用CMOS摄像头高速采集图像信息，利用Altera FPGA的NiosII软核对图像进行运动目标跟踪算法处理，得到目标的大小、位置、轮廓等信息，驱动两自由度伺服舵机云台，使摄像头对目标进行跟踪，同时可实现VGA同步显示。运动目标跟踪系统包括摄像头驱动模块、视频采集模块、视频输入缓冲FIFO、SOPC系统、舵机PWM控制模块、视频输出缓冲
模糊PID控制器的FPGA实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
制与PID控制器结合,特别是模糊PID控制器与FPGA相结合,使得设计软硬件结合,PID控制器性能有所提高。本文主要研究采用FPGA实现模糊PID控制器。研究分为两个部分,第一部分是对PID控制器的FPGA的实现：设计实现了FPGA配置电路；将二进制计数器与寄存器内部的数据进行比较实现PWM模块的设计；在介绍了PID算法实现的串行实现方法、并行实现方法、混合实现方法的基础上,采用并行结构实现方法,分别调用了乘法器和加法器两个模块,用VHDL语言进行了硬件的编程,最终完成PI
基于FPGA的LED异步显示模块设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
CPU+CPLD硬件组合形式实现的功能仅用一块FPGA芯片来实现。这需要在FPGA内实现32位的微处理器和LED显示屏扫描所要求的硬件逻辑。研究的内容主要有以下几个方面：1.基于FPGA的LED异步显示模块的构成和核心控制器的架构。2.SOPC技术,并用此技术构造出一个32位的NiosⅡ软核处理器。3.定制NiosⅡ外围器件的,生成NiosⅡ系统。4.用NiosⅡ IDE中用C语言进行软件的编写。本设计采用的是Altera公司的Cvclone系列中的EP1C6Q240C8芯
FPGA固件远程更新方法的研究
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
半导体技术的发展使得现场可编程逻辑门阵列FPGA (Field
Programmable Gate Array)应用前景越来越广泛。由于FPGA是掉电易失性器件,所以需要专门的存储器来存储FPGA的固件,该信息在上电时加载到FPGA中。对FPGA的固件更新也就是更新该存储器中的信息。常用方法是在本地利用USB-JTAG下载并更新固件,但在一些特殊环境下,无法人工介入时,必须远程更新。本课题针对这一现状,提出了一套FPGA固件远程更新的应用方案。该方案采用MicroBlaze
基于FPGA的人脸识别门禁系统的设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
普遍的识别方式等优势，受到了越来越广泛的关注。FPGA是现场可编程门阵列，其在高速图像处理领域得到了广泛的应用；又其设计周期短，成本相对ASIC较低，运用FPGA来设计电子产品已经成为一种趋势。本文详细叙述了人脸识别理论基础知识和人脸识别用于门禁系统的优势，并设计了一种基于FPGA的人脸识别门禁系统实现方案。在硬件方面，本系统主要由：FPGA、摄像头、视频解码器、SD卡、SDRAM、显示器接口、电锁电路等组成。其中FPGA主要用来处理人脸识别的算法和实现其它逻辑功能；摄像头
基于ARM与FPGA的医用内窥镜摄像系统设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
像系统的国内外技术现状，提出了一种采用ARM与FPGA相结合的医用内窥镜摄像系统的设计方案。该系统以FPGA芯片与ARM S3C2440芯片为核心，采用CCD摄像头采集内窥镜图像，利用FPGA强大的并行处理能力及丰富的硬件资源实现图像处理，运用ARM嵌入式系统实现人机交互。本文介绍了一种基于ARM与FPGA的医用内窥镜摄像系统的总体设计方案，重点论述了FPGA实现摄像、图像冻结的原理与具体实现方法，包括ITU-R BT.656数字视频流的解码、帧起始检测、视频缓存及图像冻结
基于FPGA的数据加密设备的设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
为IT界研究的热点。针对这种隐患的存在,本文以FPGA为平台将USB接口、AES加密技术和EDA技术相结合,采用SOPC软硬协同的方式设计了PC机外接数据加密设备。在不占用计算机硬件资源的情况下,实现了PC机上的数据的加解密,保证了PC机中数据的安全性。并且密钥固化在FPGA芯片中,不用担心忘记密钥而带来的不便。本设计既具有FPGA本身的高速性,安全性以及软件方面的易维护性和灵活性,又带有USB的热插拔,即插即用等功能,使用方便,而且性价比高。系统开发的硬件平台是FP
基于FPGA和单片机的DDS信号发生器设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
设备全数字化的一个关键技术。现场可编程门阵列（FPGA）由于具有计算速度快、集成度高、应用灵活、可实现大容量存储器等功能，广泛应用在数字专用集成电路的设计中。FPGA能有效地实现DDS技术，降低生产成本，提高信号源的性能，代表未来的发展方向。目前信号发生器的设计技术主要有:直接合成法、间接合成法和直接数字频率合成法（DDS）。本设计应用DDS原理，在FPGA上实现一个DDS信号发生器的功能，硬件电路由电源电路、按键显示电路、AT89S52单片系统、现场可编程门阵列FP
基于混合信号FPGA的全数字化埋弧焊逆变电源控制系统设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
有的全数字化控制方案的基础上,确定了以混合信号FPGA为核心控制器的单芯片解决方案,通过焊接电压、焊接电流、行车速度三个闭环的控制策略以维持埋弧焊焊接过程稳定,核心控制器控制算法采用模糊PID实现的整体控制方案。本文在确立完成控制方案后,对现有控制模型进行了硬件需求分析,结合现场操作实际情况,确立了“控制箱+主控板”的硬件方案。主控板以混合信号FPGA作为主控芯片,外围构建逆变驱动电路、行车电机驱动、送丝电机驱动等电机驱动电路驱动各类电机,设计了针对不同信号的采样调理电路,
基于ARM和FPGA的步进电机雕刻控制系统的研究与设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
高速、高精度的雕刻控制系统,本文对基于ARM和FPGA的步进电机雕刻控制系统进行了研究。本文首先根据雕刻控制系统的功能需求和性能指标,提出以ARM和FPGA为雕刻控制系统的核心处理器,搭建了以意法半导体公司STM32系列ARM芯片STM32F103ZE和ALTERA公司Cyclone系列FPGA芯片EP1C3T144C8N为核心的系统硬件平台,并对外围模块硬件电路进行了设计。然后改进了传统的数字积分插补算法,对柔性好的S型加减速控制算法进行了建模和Matlab仿真,并使用V
基于FPGA的双核导航计算机系统设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
的通信也是该结构的一个瓶颈。而且这种结构也随着FPGA可内嵌多处理器内核技术的发展而显得有些冗余。多处理器系统具有优化性能的优点，但几乎总是以极大的增加系统软件和硬件的复杂度为代价。于是在实时性嵌入式系统中，在一片处理器上使用多核技术来实现不同的任务和功能的方案获得了广泛的认可。Altera公司生产的FPGA器件为开发非对称的嵌入式多处理器系统提供了理想平台，因为通过使用SOPC Builder工具易修正性和良好的协调硬件等特性可以为设计的实现提供最佳的系统性能，而且Alt
基于FPGA的直接数字式频率合成器DDS的设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
目标。文章的第二部分首先讲述了现场可编程门阵列FPGA的一些基本知识,包括FPGA的基本结构、特点、编程工艺及开发流程。接下来对FPGA的开发语言(VHDL和VerilogHDL)和开发工具做了简单介绍。文章的第三部分在分析了直接数字频率合成器DDS的工作原理及其基本结构的基础上得出了它的实现方法。这部分的重点是如何解决ROM瓶颈受限的问题。文章的第四部分在介绍了DDS的几个组成部分的基础上,通过VerilogHDL硬件描述语言对相位累加器模块、脉冲产生模块、ROM查找表模
某雷达信号处理系统中的FPGA设计
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
处理肩负起越来越重要的责任。现场可编程门阵列(FPGA)具备并行处理的特点，体积小、速度快，基于FPGA数字信号处理的实现在雷达信号处理中有着重要地位。FPGA已经可以实现整个雷达信号处理的功能。本文基于某雷达项目，分析了该雷达常规模式下使用的几种信号处理算法，重点强调了基于FIR方式滑动实现自适应MTD滤波器组的方法。结合该雷达所要完成的任务，还研究了采用步进频信号进行频域带宽合成的方法。信号处理可以根据不同情况适时改变工作模式，达到测距和高分辨成像的目的。该雷达信号处理
FDTD算法的FPGA实现
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
源与时间，用软件执行的话，计算效率不是很理想。FPGA的发展为解决这类大规模计算问题提供了一种新途径。FDTD计算的特点是在固定的一个空间网格中进行重复的算术运算，数据流规则，控制流较为简单，因此可利用FPGA可编程的特点，设计专门的算术运算电路，实现FDTD的计算。一块FPGA芯片可同时实现多个乘法器、加法器，轻易实现并行运算。这样针对FDTD算法专门设计的运算电路，可大大提高计算速度。本文以FDTD算法的二维形式为例，用Verilog HDL语言实现FDTD算法，在硬件
目标跟踪系统在 FPGA 上的实时实现 优先出版
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
得实时的目标跟踪系统在可配置器件上得以实现。本文采用了基于减背景的算法，设计的目标跟踪系统采用并行架构来实现高速处理，并提出一种复合目标区域搜索技术来进一步加速系统在复杂跟踪环境下的运行速度。选用 Altera Stratix III
EP3SL340H1152C2 FPGA器件作为硬件平台，将该目标跟踪算法基于 CPU平台的软件实现（2.2 G赫兹的处理器）与文章提出的基于 FPGA 平台实现的处理速度进行了比较，速度提升最高可达 100倍以上。
基于FPGA的数字下变频SDR-PHS系统的设计及实现 优先出版
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
的无线通信标准和系统的要求。而现场可编程门阵列FPGA（Field Programmable Gate
Array）由于其可灵活编程的特点，其处理能力、逻辑资源规模的不断增强，在需要灵活配制的SDR设计中承担着越来越重要的角色。本文从软件无线电的设计思想出发，描述一种应用于个人手持式电话系统PHS（Personal Handyphone System）中基于FPGA的数字下变频SDR处理方案的设计分析及其实现过程，阐述基于硬限幅和RSSI幅度信息恢复的低成本SDR实现方法。
基于FPGA的多道脉冲幅度分析器研究
FPGA,verilog,VHDL,QuartusII,ISE,Modelsim,算法,仿真,编程,毕业设计,代做,代写,接,assignment,coursework
分析器的功能实现和优化设计问题，提出了一种基于FPGA与高速高分辨率模数转换器的数字多道脉冲幅度分析器设计方案。本设计中，采用VHDL语言进行多道分析器的逻辑功能描述，在QUARTUS II环境进行了功能模块的设计、逻辑综合与仿真。使用EP3C25型FPGA器件完成对AD9233模数转换器的控制。并设计了基于FPGA的数字梯形滤波，脉冲堆积判断，峰值提取，多道计数等一系列数字信号处理模块。最终实现将输入的脉冲信号转换为能谱数据。所设计的数字多道脉冲幅度分析器对输入信号进行连
